PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-133902

(43) Date of publication of application: 20.05.1997

(51)Int.Cl.

G02F 1/025 G02B 6/13 G02B 6/12 H01L 21/3065

(21)Application number: 07-293174

(71)Applicant:

NIPPON TELEGR & TELEPH CORP (NTT)

(22)Date of filing: (72)Inventor: 10.11.1995


YOSHIMOTO NAOTO MATSUMOTO SHINICHI KONDO SUSUMU **NOGUCHI ETSUO**

(54) WAVEGUIDE TYPE SEMICONDUCTOR OPTICAL ELEMENT AND ITS PRODUCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To make high-speed driving possible, to lower element resistance, to improve element performance and to improve the yield at the time of element formation by equalizing the thickness of the expanded and exposed region of a first clad layer to the thickness of the first clad layer in the striped optical waveguide structure.

SOLUTION: This element has striped optical waveguide structures formed by embedding both sides of a laminated structure successively laminated with the first clad layer 42, a core layer 43, a second clad layer 44 and a conductor layer 45 on a semi-insulating semiconductor substrate 41 by high-resistance semiconductor layers 46. Further, a first electrode 48 arriving at the surface of the high-resistance semiconductor layers 46 is formed in the exposed region of the first clad layer 42 expanded on one side thereof and a second electrode 47 is formed on this contact layer 45. The clad layers are so formed that the thickness of the expanded and exposed region of the first clad layer 42 and the thickness of the first clad layer 42 existing the striped optical waveguide structures are equaled to each other.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平9-133902

(43)公開日 平成9年(1997)5月20日


(51) Int. Cl. 6 GO2F 1/O25	識別記号	庁内整理番号	F I G02F 1/025	技術表示箇所
G02B 6/13			G O 2 B 6/12	M
6/12				1
H01L 21/3065			H01L 21/302	2 A
		•		未請求 請求項の数 2 OL (全 9 頁)
(21)出願番号	特願平7-293	174	(71)出願人	0 0 0 0 0 4 2 2 6
				日本電信電話株式会社
(22)出願日	平成7年(199	5) 11月10日		東京都新宿区西新宿三丁目19番2号
			(72)発明者	吉本 直人
				東京都新宿区西新宿三丁目19番2号 日
				本電信電話株式会社内
	•		(72)発明者	松本 信一
				東京都新宿区西新宿三丁目19番2号 日
				本電信電話株式会社内
			(72)発明者	近藤 進
				東京都新宿区西新宿三丁目19番2号 日
				本電信電話株式会社内
			(74)代理人	弁理士 谷 義一 (外1名)
				最終頁に続く

(54)【発明の名称】導波路型半導体光素子およびその製造方法

(57)【要約】

高速駆動が可能であるとともに、素子の電極 【課題】 金属と半導体の接触抵抗を含む素子抵抗を低減し、素子 性能をさらに向上させる、および素子作製時の歩留りを 向上させた導波路型半導体光素子およびその製造方法を 提供する。

【解決手段】 同一面上にプラス電極とマイナス電極が 並列した構造とし、かつ半絶縁性高抵抗基板を用い、メ サストライプ構造部分の第1の導電形を有するパッファ 層の厚さと、露出された第1の導電形を有するクラッド 層の厚さを等しくし、第2のメサストライプの第2の導 電形を有するコンタクト層、第2の導電形を有するクラ ッド層を逐次ウェットエッチングあるいはドライエッチ ングとウェットエッチングを併用して、コア層をウェッ トエッチングで除去し、第1の導電形を有するパッファ 層を露出させた凹構造を形成する工程を有する。



2

【特許請求の範囲】

1

前記第1のクラッド層の拡張され露出した一部領域の厚さが、前記ストライプ状の該光導波路構造中に位置する該第1のクラッド層の厚さに等しいことを特徴とする導波路型半導体光素子。

【請求項2】 半絶縁性半導体基板上に、第1の導電型を有するクラッド層と、該第1のクラッド層より屈折率が高くエネルギーギャップが狭い半導体よりなるコア層と、第2の導電型を有し該コア層より屈折率が低くエネルギーギャップが広い半導体よりなる第2のクラッド層と、第2の導電型を有しエネルギーギャップが第2のクラッド層より狭いコンタクト層を、順次積層し、素子基板を形成する第1の工程と、

誘電体薄膜からなるエッチングマスクとドライエッチン As/InAlAsMQWコア層、14はp-InP グとを用い、前記素子基板を加工して、前記第1のクラ 層、15はp-InGaAsコンタクト層、16はFe ッド層によって連結された2列のストライプ状のメサを 30 ドープ半絶縁性InP埋め込み層、17はp側電極、1形成する第2の工程と、 8はn側電極、19はSiO,膜である。素子長は30

前記2列のメサを半絶縁性半導体で埋め込む第3工程と、

前記2列のメサの一方のメサに位置する前記コンタクト 層と前記第1のクラッド層とを除去する第4の工程と、 前記第1のクラッド層に比して選択的に前記コア層を除 去する湿式エッチング液を用いて、前記一方のメサに位 置する前記コア層を除去する第5の工程と、

前記コア層に至るまで除去された前記一方のメサに位置 プ半絶縁性InP基板11上に、n-InPバッファ唇する前記第1のクラッド層から前記半絶縁性半導体の表 40 12、InGaAs/InAlAsMQWコア層13、面に至る前記第1の電極を形成すると共に、前記2列の ターInPクラッド層14、p-InGaAsコンタクメサの内の前記一方のメサでない他方のメサに位置する ト層15を連続的にMOVPE法によって成長させる。前記コンタクト層上に前記第2の電極を形成する第6の 次に、図3に示すように、ストライプを形成するために 選択成長マスクとしてSiN、膜26をパターニングする。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高速光伝送用の半 間分離を図るため 導体光素子とその製造方法に関するものである。さらに 1 に達するまでト 詳細に述べれば、半絶縁性基板を用いた埋め込み形半導 50 構造を形成する。

体光索子とその製造方法に関するものである。

[0002]

【従来の技術】高速の、発光、光変調やスイッチング、 受光等を行う場合、素子の電極間のキャパシタンスを低 減する必要がある。しかし、従来のpまたはn型基板上 に作製された素子では、その構造上、上面に信号用の電 極が、下面にアース用の電極が配置されており、その電 極間のキャパシタンスは避けられない。また、この構造 では、複数の素子を配置するときに、個々のどちらかの 片側電極が共通になり、融通性に欠ける。

【0003】上記の理由から、高速用の光素子には、上面に2電極を配置して電極間のキャパシタンスを低減した電極構造が採用されてきた。このような光素子としては、例えば、超高速導波路形受光素子が挙げられる(参考文献:IEEE Jounal of Quantum Electronics Vol.28 p2728)。

【0004】上面に2電極を持った素子は、フリップチップ実装においても有利である。フリップチップ実装は、PINフォトダイオード等ですでに使われ、高帯域受信感度特性が得られている(参考文献:例えば、垣次、桂、石塚、林、乗、髙知尾、"微小はんだバンプを用いた高速受光モジュールの実装技術"、電子情報通信学会技術研究報告、PP. 17-22、OQE91-63、1991)。

【0005】図1は、従来例として高速光素子を説明する斜視図である。図中、11はFeFープ半絶縁性In P基板、12はn-In Pバッファ層、13はIn Ga As /In Al As MQWコア層、14はp-In P 層、15はp-In Ga As コンタクト層、16はFe ドープ半絶縁性In P 埋め込み層、17はp 側電極、18はn 側電極、19はSiO,膜である。素子長は300 000 000

【0006】次に、図2~図7で上述の光素子の作製工程について述べる。なお、以下の説明において、形成途中の各層と前記作製完了後の光素子の各層とは正確には同一でないが、その一部が残り、完成後の各層を構成する層要素には同一符号を付して説明および理解の明瞭化を図ることとする。まず、図2に示すように、Feドープ半絶縁性InP基板11上に、n-InPバッファ層12、InGaAs/InAlAsMQWコア層13、p-InPクラッド層14、p-InGaAsコンタクト層15を連続的にMOVPE法によって成長させる。次に、図3に示すように、ストライプを形成するために選択成長マスクとしてSiN,膜26をパターニングする。

【0007】次に、図4に示すように、n-InPバッファ層12を一部の領域で残し、その他の領域は、素子間分離を図るために、Feドープ半絶縁性InP基板11に達するまでドライエッチングを行って、ストライプ機造を形成する。

【0008】次に、図5に示すように、SiN、選択成 長マスク26以外の領域をFeドープ半絶緑性InP層 16で埋め込む。

【0009】次に、図6に示すように、ストライプ構造 周辺で、n-InPパッファ層12を、SiO、膜19 のパターニングにより、Feドープ半絶緑性InP層1 6を一部の領域を残してn-InPパッファ層12に違 するまでドライエッチングで除去し、凹構造を形成す る。

【0010】最後に、図7に示すように、ストライプ上 の In GaAs コンタクト層 15上に P 側電極 17を形 成するとともに、凹構造から半導体上面まで引き出され たn側電極18を形成する。

【0011】しかし、ドライエッチングはエッチング深 さの制御性が乏しいため、2度のドライエッチングによ り凹構造部のn-InPバッファ層12厚が薄くなって しまい、この部分での抵抗が増大してしまう問題があっ た。さらに、この部分はn電極とのコンタクトをとる領 域であるが、ドライエッチングによって直接表面をたた かれているため、表面層にダメージが導入され、半導体 - 金属の接触抵抗が増大するという問題もあった。図 8 に上記作製工程を経て作られた素子の抵抗をヒストグラ ムで示す。平均で7~8オームと通常の裏面にn電極が あるタイプの素子に比べ20%程度の抵抗の増大がみら れた。

[0012]

【発明が解決しようとする課題】同一面上にプラス電極 とマイナス電極を形成した半導体光素子を半絶縁性高抵 抗基板を用いて形成することは、浮遊容量を低減するこ とによって高速駆動が可能であり、またフリップチップ 30 る。 実装に適している。

【0013】本発明の課題は、髙速駆動が可能であると ともに、素子の電極金属と半導体の接触抵抗を含む素子 抵抗を低減し、素子性能をさらに向上させる、および素 子作製時の歩留りを向上させた導波路型半導体光素子お よびその製造方法を提供することにある。

[0014]

【課題を解決するための手段】前記課題を解決するため に、本発明の導波路型半導体光素子は、第1の導電型を 有する半導体よりなる第1のクラッド層と、該第1のク ラッド層より屈折率が高くエネルギーギャップが狭い半 導体よりなるコア層と、第2の導電型を有し該コア層よ り屈折率が低くエネルギーギャップが広い半導体よりな る第2のクラッド層と、第2の導電型を有しエネルギー ギャップが前記第2のクラッド層より狭いコンタンクト **園とを半絶縁性半導体基板上に順次積層してなる積層構** 造の両側を、高抵抗半導体層によって埋め込んだストラ イプ状の光導波路構造を有し、さらに、前記ストライプ 状の光導波路の片側方に拡張された前記第1のクラッド 層の一部の露出領域に形成され前記高抵抗半導体層の表 50 形成する工程を有するため、凹構造底面部分のパッファ

面に至る第1の電極と、前記コンタクト層に形成された 第2の電極を有する導波路型半導体光素子において、前 記第1のクラッド層の拡張され露出した一部領域の厚さ が、前記ストライプ状の該光導波路構造中に位置する該 第1のクラッド層の厚さに等しいことを特徴とする。

【0015】また、前記課題を解決するために、本発明 の導波路型半導体光素子の製造方法は、半絶縁性半導体 基板上に、第1の導電型を有するクラッド層と、該第1 のクラッド層より屈折率が高くエネルギーギャップが狭 10 い半導体よりなるコア層と、第2の導電型を有し該コア **層より屈折率が低くエネルギーギャップが広い半導体よ** りなる第2のクラッド層と、第2の導電型を有しエネル ギーギャップが第2のクラッド層より狭いコンタクト層 を、順次積層し、素子基板を形成する第1の工程と、誘 電体薄膜からなるエッチングマスクとドライエッチング とを用い、前記素子基板を加工して、前記第1のクラッ ド層によって連結された2列のストライプ状のメサを形 成する第2の工程と、前記2列のメサを半絶縁性半導体 で埋め込む第3工程と、前記2列のメサの一方のメサに 20 位置する前記コンタクト層と前記第1のクラッド層とを 除去する第4の工程と、前記第1のクラッド層に比して 選択的に前記コア層を除去する湿式エッチング液を用い て、前記一方のメサに位置する前記コア層を除去する第 5の工程と、前記コア層に至るまで除去された前記一方 のメサに位置する前記第1のクラッド層から前記半絶縁 性半導体の表面に至る前記第1の電極を形成すると共 に、前記2列のメサの内の前記一方のメサでない他方の メサに位置する前記コンタクト層上に前記第2の電極を 形成する第6の工程と、を具備していることを特徴とす

[0016]

【発明の実施の形態】本発明による導波路型半導体光素 子は、同一面上にプラス電極とマイナス電極が並列した 構造であり、かつ半絶縁性高抵抗基板を用いているた め、浮遊容量を低減でき高速駆動が可能である。またフ リップチップ実装にも適している。

【0017】また、本発明に従う導波路型半導体光素子 は、メサストライプ構造部分の第1の導電形を有するバ ッファ層の厚さと、露出された第1の導電形を有するク 40 ラッド層の厚さが等しいため、露出された第1のクラッ ド層厚が十分である。したがって、従来例によるドライ エッチング工程によって凹部分のバッファ層厚が薄くな ってしまった場合にくらべ、素子抵抗が低い。

【0018】また、本発明に従う半導体光素子は、第2 のメサストライプの第2の導電形を有するコンタクト 層、第2の導電形を有するクラッド層を逐次ウェットエ ッチングあるいはドライエッチングとウェットエッチン グを併用して、コア窟をウェットエッチングで除去し、 第1の導電形を有するパッファ層を露出させた凹構造を

屬の表面はウェットエッチングによる、コア層とバッフ ァ層のウェットエッチングの選択性により面だしされた ことになる。したがって、きわめて高い寸法精度と面内 平滑性を有することになり、作製歩留りが高くなる。

【0019】また、電極との接触界面となる凹構造底面 のパッファ層表面だしをウェットエッチングで行うた め、ドライエッチングのような加工ダメージが導入され ない。したがって、きわめて良好な半導体-金属界面を 形成することが可能となり、接触抵抗の低減が可能とな る。

[0020]

【実施例】以下、図面を参照して本発明の実施例を詳細 に説明する。

【0021】図9は本発明にかかる半導体光素子の斜視 図である。図中、41はFeドープ半絶縁性InP基 板、42はn-InPクラッド層、43はInGaAs /InAlAsMQWコア層、44はp-InP層、4 5 はp-InGaAsコンタクト層、46はFeドープ 半絶縁性 In P埋め込み層、47はp側電極、48はn 側電極、49はSiO、膜である。

【0022】なお、ここではInGaAs/InAlA s 系MQW半導体光素子を例としたが、材料、構造はこ れに限定されるものではなく、InGaAIAs/In AlAs系、GaAs/AlGaAs系、InGaAs P/InP系、InGaAs/InGaAsP系の材 料、コア層としてMQW構造の他パルク構造でもよい。 また、歪超格子構造などを用いてもよい。素子長は30 0μmである。

【0023】図10ないし図15を用いて本発明の製造 方法について説明する。なお、以下の説明において、形 成途中の各層と前記作製完了後の光素子の各層とは正確 には同一でないが、その一部が残り、完成後の各層を構 成する層要素には同一符号を付して説明および理解の明 瞭化を図ることとする

図10に示すように、半絶縁性InP基板41の上に有 機金属気相成長法(MOVPE)により n 形 I n P クラ ッド層(n形不純物濃度2×10¹cm¹、厚さ2μ m) 42、アンドープのInGaAs/InAlAsM QWコア層(厚さ0.19μm) 43、p形InPクラ ッド層(p形不純物濃度5×10''cm', 厚さ1.5 μm) 44およびP' InGaAsコンタクト層(p形 不純物濃度2×10¹ c m⁻¹、厚さ0.3μm) 45を 順次成長する。MQW層43の構成は、InGaAs井 戸層は厚さ12nmで0.5%伸張歪み、InAlAs 障壁層は厚さ7nmで0.4%の圧縮歪みが導入されて いる。繰り返し周期は10、エキシトンのピーク波長は 1. 47 μ m である。

【0024】次に、図11に示すように、成長面上にS iO。をスパッタ法により蒸着し、フォトリソグラフィ およびCF、とH2の混合ガスによる反応性ドライエッ 50 n側電極 48の大きさはストライプ部で 5μ m× 300

チング法によりストライプ状の第1のマスク56を形成 する。この場合、光素子の横モードが単一となるように ストライプの幅を2μmとする。

【0025】次に、図12に示すように、CF、とH、 の混合ガスによる反応性ドライエッチング法により、 n 形 In P クラッド 層 4 2 の途中までエッチングを行い、 第1および第2のメサストライプ101、102を形成 する。次に、再度、第2のSiO,を全面にわたり付 け、通常のホトリソグラフィおよびCF、とH、の混合 10 ガスによる反応性ドライエッチング法により、メサ上 部、メサ側壁、および第1と第2のメサストライプ10 1、102の間に位置するn形InPクラッド層103 上に第2のSiO,マスクを形成する。次に、CF、と H,の混合ガスによる反応性ドライエッチング法によ り、SiO,マスクで覆われていない領域を半絶縁性I nP基板までエッチングを行う。その後、第2のSiO ,膜を除去し、第1のSiO,マスク56を露出させ る。

【0026】次に、図13に示すように、SiO。マス 20 ク56を選択成長用マスクとして、メサ側壁、および露 出したn形クラッド層103と露出した半絶縁性半導体 表面をすべてMOVPE法により鉄をドープした半絶縁 性 In P結晶 46によって埋め込む。

【0027】次に、図14に示すように、第2のストラ イプ上にSi〇、膜49の窓があくようにフォトリソグ ラフィにてパターニングする。続いて、CF、とH、の 混合ガスによる反応性ドライエッチング法によって p ' 形InGaAsコンタクト層45、p-InPクラッド 層 4 4 と I n G a A s / I n A l A s M Q W 層 4 3 の途 中までエッチングして、続いて、硫酸と過酸化水素水の 混合液によるウェットエッチングによって、MQW層4 3の残りをエッチングして、凹構造を形成する。

【0028】なお、I-InPクラッド層42とMQW 層43の間で正確にエッチングを停止させ、かつその面 が平滑にするため、MQW層43はウェットエッチング によってエッチング工程を終わる必要がある。しかし、 それ以外の層はドライエッチングでもウェットエッチン グでもその方法は問わない。極端な例として、すべてウ エットエッチングによってでもかまわない。

【0029】次に、図15に示すとおり、SiO、膜4 9 を窓開けした後、P' 形 I n G a A s コンタクト層 4 5 の上にAu Zn Niからなるp 側電極 4 7 を、凹構造 底面のn形InPクラッド層103の上にAuGeNi からなるn側電極48を、それぞれリフトオフ法と蒸着 法によって付け、420℃で約20秒間合金処理を行 う。その後、ワイヤポンディング用に金属電極としてA uを付ける。

【0030】P側の電極47の大きさはストライプ部で $300\mu m \times 2\mu m$ 、パット部で $40\mu m \times 30\mu m$ 。

μm、パット部で40μm×40μmである。

【0031】なお、n-InPクラッド層42とMQW **層43の間で正確にエッチングを停止させ、かつその面** が平滑にするためには、両層間のウェットエッチングに 対する選択性がなければならない。もし、n-InPク ラッド層42とMQW層43の間に十分な選択性が無か った場合、図16に示すように、n-lnPクラッド層 42とMQW層43との間に十分選択性のあるエッチン グストップ層63を入れてもよい。たとえば、InGa As/InAlAsMQW43は、成長条件によって は、n-InPクラッド層42とあまり選択性がとれな い場合がある。この場合、エッチングストップ層として In GaAs P(1. 3 μ m 組成) 等を使用するとい 17.

【0032】次に、前述の実施例の半導体光素子の動作 について述べる。図17に示すとおり、素子の抵抗は平 均で3~5Ωであり、ドライエッチングを用いた従来例 と比べて、1/3程度低減している。素子容量は0.3 ~ 0. 6 p E と通常の半導体光素子に比較して約 1 / 2 ~ 1 / 3 になった。これは半絶縁性基板を用い、メサス トライプをはさんで片側にp形電極他方の側にn形電極 を形成したため、電気抵間の容量がほぼコア層とp形ク ラッド層との接合容量だけになったためと考えられる。 【0033】図18に半導体光素子の消光特性を示す。 半導体光素子は印加電圧2VでTE偏光において25d B、TM偏光において22dBの消光特性を得た。

【0034】また、図19に示すとおりこの半導体光素 子の3dB変調帯域は50GHzあり、超高速変調が可 能であった。

【0035】なお、ここでは半導体光素子について述べ 30 性を示す図である。 たが、この半絶縁性基板上に形成され、かつ半絶縁性埋 め込み層を有し、pおよびn側電極がともに半導体表面 上に並んで配置されうる光素子、すなわち半導体レーザ や半導体受光素子についても、本発明の構造および作製 方法は容易に適用できる。

[0036]

【発明の効果】以上説明したように、本発明によれば半 導体光素子を半絶縁性半導体基板の上に歩留り良く形成 でき、プラス電極とマイナス電極を同一面側から取り出 すことで、髙速な変調信号が得られる。さらに、接触抵 40 47 抗を含む素子抵抗の低い半導体光素子をつくることがで きる。

・【図面の簡単な説明】

【図1】従来例を説明する高速変動体変調器の斜視図で ある。

【図2】従来例の光素子の作製工程を説明する断面図で ある。

【図3】従来例の光素子の作製工程を説明する断面図で ある。

【図4】従来例の光濲子の作製工程を説明する断面図で ある。

【図5】従来例の光素子の作製工程を説明する断面図で ある。

【図6】従来例の光案子の作製工程を説明する断面図で ある。

【図7】従来例の光案子の作製工程を説明する断面図で ある。

【図8】従来例における高速光素子の素子抵抗のヒスト 10 グラムを示す図である。

【図9】本発明の実施例を説明する高速半導体光案子の 斜視図である。

【図10】本発明実施例の光素子の作製工程を説明する 断面図である。

【図11】本発明実施例の光素子の作製工程を説明する 断面図である。

【図12】本発明実施例の光素子の作製工程を説明する 断面図である。

【図13】本発明実施例の光素子の作製工程を説明する 断面図である。

【図14】本発明実施例の光素子の作製工程を説明する 断面図である。

【図15】本発明実施例の光案子の作製工程を説明する 断面図である。

【図16】本発明の実施例でエッチストップ層が付加さ れた構造を説明する断面図である。

【図17】本発明の実施例における髙速光素子の素子抵 抗のヒストグラムを示す図である。

【図18】本発明の実施例における髙速光素子の消光特

【図19】本発明の実施例における高速光素子の高周波 応答特性を示す図である。

【符号の説明】

41 Feドープ半絶縁性InP基板

42 n-InPクラッド層

43 InGaAs/InAlAsMQWコア層

44 pーInPクラッド層

45 p-InGaAsコンタクト層

46 Feドープ半絶縁性InP埋め込み層

p側電極

n側電極 4 8

49 SiO, 膜


56 SiO, 膜


63 エッチングストップ層


101 第1のメサストライプ


102 第2のメサストライプ

103 第1と第2のメサストライプの間に位置するn 型InPクラッド層









フロントページの続き

(72)発明者 野口 悦男

東京都新宿区西新宿三丁目19番2号 日本電信電話株式会社内